Сообщений в теме: 376

[Luci Ferrum]

Коля, я давно вник в самое главное.
это ты никак не хочешь понять, что пора прекратить записывать

Если я не буду записывать, а ты когда-нибудь спросишь - я скажу: "Давно было, не помню":D

[Stich]

Вот бы еще схему Денона найти, без нее бестолково лезть в аппарат (например для замены межкаскадных кондеров на BG), обвязку ОУ можно и срисовать

...как думаете- у этого твикера схема есть?

[neuwey]

...как думаете- у этого твикера схема есть?

-Зачем ему схема, когда у него конденсаторов ЕСТЬ...

[arrt]

Мне зрения не хватает Но до 2134 домысливается в I/V. А вот что за соики на основной плате и для чего каждый - хз. Вот бы еще схему Денона найти, без нее бестолково лезть в аппарат (например для замены межкаскадных кондеров на BG:)), обвязку ОУ можно и срисовать Если нет схемы, то только звонить каскады...мне преда люксмановского хватило

На плате ЦАПа ОУ поканально I/V + фильтр. На основной плате сначала идет микросхема громкости, затем буферные ОУ (две микросхемы соик между микросхемой громкости и четырьмя микросхемами балансного выхода дип). После буферных ОУ сигнал разделяется на балансный и на линейный выход (точнее на ключи мьют, а потом на линейки).

[Luci Ferrum]

На плате ЦАПа ОУ поканально I/V + фильтр. На основной плате сначала идет микросхема громкости, затем буферные ОУ (две микросхемы соик между микросхемой громкости и четырьмя микросхемами балансного выхода дип). После буферных ОУ сигнал разделяется на балансный и на линейный выход (точнее на ключи мьют, а потом на линейки).

Спасибо!!! значит схема почти как в ДРХ9255 (только РГ не аналоговый). Потенциал похоже по улучшению имеется, но пока очень рано

[SOVA]

Добавил
Инструкция по установке в Clarion DRX9255.

Завтра-послезавтра оформлю всё в первом посте.

[lexxm6]

это ты никак не хочешь понять, что пора прекратить записывать

Вот когда год назад понял, что вкус понимания приходит, если на теорию намазать практику - я серьезно взял паяльник в руки и попробовал несколько вариантов. И понимание приходит в геометрической прогрессии. Ты там когда созреешь на проект (если еще не изменил идею) - дай знать, очень большой багаж у меня уже

[Alex_J]

Добавил
Инструкция по установке в Clarion DRX9255.

Завтра-послезавтра оформлю всё в первом посте.

Насколько я понял, устройство включается в разрыв сигнала DATA обоих каналов? Также заводятся и остальные сигналы IIS. Вопрос - не рассматривалась ли организация реклока всех сигналов квадратной шины, заодно с проводимой обработкой? Для этого, формально, все возможности есть.
И да - цена вопроса озвучивалась или нет?

[vvv]

Вот когда год назад понял, что вкус понимания приходит, если на теорию намазать практику - я серьезно взял паяльник в руки и попробовал несколько вариантов. И понимание приходит в геометрической прогрессии. Ты там когда созреешь на проект (если еще не изменил идею) - дай знать, очень большой багаж у меня уже

я созрел, присылать?

[lexxm6]

я созрел, присылать?

Ну я пока советом готов помочь
Сам в завале. Домашний ЦАП скушал все свободное время

[SOVA]

Насколько я понял, устройство включается в разрыв сигнала DATA обоих каналов? Также заводятся и остальные сигналы IIS. Вопрос - не рассматривалась ли организация реклока всех сигналов квадратной шины, заодно с проводимой обработкой? Для этого, формально, все возможности есть.
И да - цена вопроса озвучивалась или нет?

Вообще-то изначально предусматривалось такое решение. Для этого предусмотрены дополнительные два провода в жгуте.
В процессе работы над машиной времени возникли несколько НО:
- реклокинг возможен при наличии кварцевого генератора с PLL. Это усложнение и удорожание проекта.
- в СД ресивере короткий тракт, я не думаю, что здесь есть необходимость реклока.
- и самое главное: не трогая синхросигналы, я практически не изменяю характер звука СД ресивера. Это было сделано для максимально бережного отношения к качеству звучания аппаратов.

Проект с реклоком сейчас в разработке, но он требует значительных затрат времени и сил. Поэтому быстро его я не покажу.

[andr_l]

Добавил

а собственная задержка коробочки между DinX и DoutХ сколько?

[SOVA]

а собственная задержка коробочки между DinX и DoutХ сколько?

Два такта WCK (5.66мкс). Задерживаются оба канала при задержке = 0 и включенной задержке.
При выключенной задержке данные проходят на выход в обход внутренней логики.

[andr_l]

Два такта WCK (5.66мкс). Задерживаются оба канала при задержке = 0 и включенной задержке.
При выключенной задержке данные проходят на выход в обход внутренней логики.

оба канала всегда имеют данную добавку?

[SOVA]

оба канала всегда имеют данную добавку?

Если включена задержка, то да. Задержка в другой канал добавлена для симметрии каналов.
Блок задержки имеет внутреннюю минимальную задержку 2 такта (запись - чтение слова данных 24 бита).

[andr_l]

получается что при включении вашего блока данные всегда сдвинуты относительно оригинальных и всех тактовых (а они не изменны) на 5.66мкс?

рисунок 3
рисунок 3 внизу

Может не мкс? или все-таки лучше добавить реклок?


PS
- реклокинг возможен при наличии кварцевого генератора с PLL. Это усложнение и удорожание проекта.
Зачем? У вас уже на плате есть мастер клок, ведь на самом деле пофигу относительно чего будут синхронны на выходе три сигнала, что идут на цапы...

[SOVA]

получается что при включении вашего блока данные всегда сдвинуты относительно оригинальных и всех тактовых (а они не изменны) на 5.66мкс?

рисунок 3
рисунок 3 внизу

Может не мкс? или все-таки лучше добавить реклок?


PS
- реклокинг возможен при наличии кварцевого генератора с PLL. Это усложнение и удорожание проекта.
Зачем? У вас уже на плате есть мастер клок, ведь на самом деле пофигу относительно чего будут синхронны на выходе три сигнала, что идут на цапы...

Вы спрашиваете с какой целью?
Узнать алгоритм работы?
Проверить корректность данных?
Провести мозговой штурм и улучшить машину времени?

Вы спрашивали "на сколько задержаны сигналы", я ответил во времЕнных единицах (5,66мкс).
Если с логической точки зрения, то есть сигнал WCLK, он же LE - защёлка слова данных.
Период сигнала равен 1/(44100*8)= 2,83e-6 сек.
За один период данные принимаются в блок, за другой считываются. Через два периода (5,66 мкс) данные передаются на выход.

Устройство работает синхронно с входными сигналами. Точно также работает и микросхема ЦАП.
С чего вы взяли, что в машине времени есть мастер клок?

[Alex_J]

Я прагматик, почти всегда если уж чтото делаешь вторжением в железо, неудержимо тянет улучшить то, что имеешь.
Хотя разумеется, лучшее - враг хорошего. Я все никак не могу раскачаться на инсталл в теперешнем авто, хотя все ингридиенты есть. Ваше устройство заинтересовало, поскольку без изыска планировалось головное DRX9255 и простое стерео 2х полосное...По цене в личку черкните, плиз.

[vova.peres]

А для Сони С90 у вас есть вариант этого процессора?Я бы приобрёл.

[SOVA]

Я прагматик, почти всегда если уж чтото делаешь вторжением в железо, неудержимо тянет улучшить то, что имеешь.
Хотя разумеется, лучшее - враг хорошего. Я все никак не могу раскачаться на инсталл в теперешнем авто, хотя все ингридиенты есть.

Кстати, после размышлений, входной сигнал BCK таки есть мастер клок.